聯繫我們

課程簡介

RISC-V架構基礎與生態系統概述

RISC-V ISA格局與行業採用

  • 開放ISA理念與RISC-V國際標準化格局
  • RISC-V的思維模型:加載-存儲架構、寄存器文件、字節序
  • 與ARM、x86和POWER的對比:異構計算架構的權衡
  • 生態系統成熟度評估:SiFive、T-Head、西部數據及不斷壯大的開源硅社區
  • 標準化接口:RISC-V特權ISA、機器軟件抽象層(MSBL)

內存模型與ABI合規性

  • 非特權架構規範:CSR映射、異常處理與內存層次結構
  • RV32I/RV64I指令集與跨平臺二進制可移植性的ABI合規性
  • 多處理器系統的內存排序約定與屏障指令

RISC-V彙編編程與編譯器工具鏈

低級指令編程

  • 基礎整數指令(I)、乘除(M)、原子操作(A)擴展
  • 針對32位和64位RISC-V目標的位寬感知編程策略
  • 嵌入式與即時軟件系統的調用約定與棧幀管理

編譯器工具鏈熟練度

  • 基於LLVM的編譯器工具鏈:Clang、LLVM、Binutils用於RISC-V交叉編譯
  • 裸機與RTOS環境中的鏈接器腳本、段與內存佈局配置
  • 編譯器內置函數、優化級別與基於性能分析的代碼調優
  • 開源工具鏈開發工作流:構建、測試與打包自定義GCC/Clang工具鏈

嵌入式系統開發與即時操作系統

裸機與RTOS編程

  • Rust系統編程用於RISC-V:零成本抽象、不安全內存管理與裸機開發
  • 無標準庫環境:自定義鏈接器、設備驅動程序開發與內存映射I/O
  • Zephyr RTOS與Buildroot BSP開發用於RISC-V目標
  • 外設接口:GPIO、I2C、SPI、UART與DMA控制器編程

功耗與性能優化

  • 時鐘門控、電源域管理與低功耗模式優化
  • 使用仿真分析器與硬件性能計數器進行週期精確的性能分析
  • 安全關鍵應用的即時中斷延遲調優

Linux內核與引導程序開發用於RISC-V

引導固件與引導程序生態系統

  • OpenSBI(SBI規範實現):引導程序固件開發
  • UEFI/EDK II在RISC-V上的應用:現代固件引導棧開發
  • Coreboot與U-Boot移植用於RISC-V單板計算機

Linux內核集成

  • RISC-V主線內核貢獻:設備樹覆蓋、CPU拓撲與中斷控制器(AIA)驅動開發
  • 定製SoC平臺的供應商BSP開發與內核配置
  • 文件系統支持、網絡棧與容器化支持(Docker、Kubernetes)在RISC-V主機系統上的應用

RISC-V SoC設計與FPGA原型開發

多核SoC架構與集成

  • RISC-V多核處理器的片上網絡(NoC)設計方法
  • Axi4/CHI緩存一致性與處理器間通信協議
  • 開源IP集成:OpenCores、ChIPS框架與供應商RTL組件
  • 總線矩陣設計與內存控制器集成(DDR、SRAM、eMMC、PCIe)

基於FPGA的處理器原型開發

  • RISC-V核心的FPGA綜合與實現(如BOOM、VexRiscv、PULP)
  • SystemVerilog斷言(SVA)與基於UVM的功能驗證方法
  • 形式驗證工具與基於屬性的測試用於RISC-V核心驗證

RISC-V向量擴展與領域特定加速

RVV(RISC-V向量)擴展深入探討

  • 向量加載/存儲、向量融合乘加(VFMA)與矩陣計算加速
  • 可變長度向量操作(VL、VLEN)用於工作負載優化的SIMD執行
  • 向量掩碼操作、段控制與數據類型靈活性用於DSP與ML工作負載

自定義DSP與領域特定指令設計

  • 通過自定義擴展與基於CBAR的操作數接口設計領域特定加速器
  • 自定義指令生成的編譯器前端修改與代碼生成
  • 生產SoC中加速器集成的硬件-軟件劃分策略

AI加速與邊緣機器學習在RISC-V上的應用

RISC-V處理器的NPU設計與集成

  • 神經網絡處理單元架構:脈動陣列、張量核心與權重壓縮用於片上AI加速
  • 模型量化技術(INT8、INT4、FP8)用於RISC-V的邊緣部署
  • 框架兼容性:TensorFlow Lite Micro、ONNX Runtime與PyTorch Edge在RISC-V目標上的應用

AI工作負載的異構計算

  • RISC-V主機CPU與AI加速器NPU的協同設計用於即時推理管道
  • 內存子系統優化:HBM/DDR帶寬管理用於ML模型權重與激活
  • 邊緣AI推理系統的熱與功耗預算

RISC-V上的硬件安全與機密計算

物理內存保護與可信執行

  • 物理內存保護(PMP)與頁表遍歷安全機制
  • RISC-V的安全Enclave/TEE架構:OP-TEE集成、SEV類可信執行環境
  • 引導鏈安全:信任根、安全引導與測量啓動認證

密碼學加速

  • RISC-V密碼學擴展(Zk、Zkr、K擴展):SHA、AES、RSA、RSA-PSS與ECC加速
  • 下一代RISC-V處理器的後量子密碼學(PQC)集成
  • 側信道攻擊緩解技術:恆定時間編程、掩碼與硬件隨機數生成器

高級自定義架構與ISA擴展設計

領域特定架構與自定義指令擴展

  • ISA擴展設計方法:編碼、編碼表、ABI影響分析與RISC-V國際規範提交流程
  • 自定義寄存器文件設計,使用CBAR(自定義基址寄存器)進行操作數調度
  • 指令流水線、冒險檢測與流水線修改用於自定義擴展

自定義架構修改的驗證與籤核

  • 自定義擴展的測試平臺設計:定向與約束隨機激勵生成
  • 迴歸測試框架與覆蓋驅動驗證用於架構修改
  • 互操作性測試:確保自定義指令在現有ABI約束下正常工作

安全關鍵與汽車RISC-V應用

功能安全與汽車標準合規性

  • RISC-V汽車處理器的ISO 26262功能安全合規性
  • RISC-V硅IP的ASIL-Q分類與安全手冊開發
  • 安全關鍵RISC-V系統的確定性中斷處理、鎖步核心對與內存保護

工業即時與邊緣計算應用

  • IEC 61508 SIL合規性與RISC-V多核平臺上的確定性調度
  • 基於RISC-V的工業物聯網網關開發:連接性、邊緣分析與OTA固件更新系統

畢業項目:端到端RISC-V系統開發

全生命週期項目

  • 架構規範:爲定義用例設計ISA擴展與核心配置
  • 使用SystemVerilog進行RTL實現,包含UVM測試平臺與形式驗證覆蓋
  • FPGA原型開發、引導固件開發與裸機驅動棧集成
  • Linux BSP與工具鏈定製用於自定義RISC-V核心
  • AI工作負載部署:NPU集成、模型量化與性能基準測試
  • 安全驗證:PMP執行、安全引導與密碼學加速基準測試
  • 技術架構文檔、IP策略分析與跨職能團隊演示

最低要求

無。

 21 小時

人數


每位參與者的報價

客戶評論 (2)

即將到來的課程

課程分類